Nie udało mi się na razie okiełznać źródła PWL, próbowałem też wersje z plikiem wejściowym. Może coś nie tak z nowym LTSpice albo z użytkownikiem..
przykładowa zawartość pliku:
0 0
10u 0
10.01u 1
20u 1
20.1u -1
30 u -1
30.1u 0
40u 0
Powinien być jeden pełny cykl a jest zerowe napięcie..
Jednak, darmowemu softowi nie zagląda się w assembler..

No chyba że jest open source
Zmiana kondensatorów C8,10,11,21 z 150pF na 68pF znaczne zmniejsza obciążenie stopnia napięciowego powyżej 10KHz. Efektywność kompensacji par CFP zachowana jest poprzez zwiększenie rezystorów R41,42 z 10 na 100ohm. Spadł prąd płynący poprzez te rezystory o około 2mA do 0.5mA. 10KHz moc maksymalna. Zniekształcenia nieznacznie spadły. Nowe dane uzyskane po tej modyfikacji. Jechałem z napięciem wejściowym od 0.01V do 1.5V co odpowiada 72W na wyjściu.
Ciekawe zachowanie przy niskich częstotliwościach. Dla 100Hz wzrost THD o dwa rzędy wielkości w stosunku do 1KHz.
I do tego, zniekształcenia nie są zależne od mocy. Sam pomiar 1KHz jest dziwny, brakuje dokładności i wychodzą bzdury. THD 0% przy mocy 5W nie jest możliwy w prawdziwym układzie. Być może jest włączona kompresja danych przed transformacją FFT.
Graf pochodzi z "ręcznej" manipulacji danymi do formatu CSV + Gnuplot.
Pomiarom niskich częstotliwości wierzę i jest coś w układzie niedorobione. Zasilanie udaje prawdziwe, jest oporność 0.1ohm źródeł napięciowych.
Niskie częstotliwości mogą rozchodzić się poprzez niedostatecznie odfiltrowane zasilanie. Teoretycznie częstotliwość graniczna filtrów RC zasilania od źródeł prądowych to < 1Hz..